微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何知道触发器的建立时间和保持时间是多少?

如何知道触发器的建立时间和保持时间是多少?

时间:10-02 整理:3721RD 点击:

该如何做时序约束啊?建立时间和保持时间的值如何确定?OFFSET约束的值如何确定?目前就看明白了周期约束

难道可以抢占个沙发,论坛中有关于这个问题的回答的。


  劳烦给个链接吧



   嗯,我看过了,也基本搞懂了,但是只有公式,具体的值怎么知道呢?我该如何获取具体的值来进行计算?看时序报告?还是说器件手册?

应该是在手册里面有的

在xilinx里面,ISE会自动计算出来保持时间和建立时间,你只需要计算各种延迟值就可以了。一般都是多试几次,找到最优的约束值

不同的器件参数在不同的工艺下是不一样的

在库里面

学习中,:)


小编,怎么从库里获得这些信息!



   想了解为啥要知道具体的建立时间和保持时间呢?约束就是告诉芯片它自己不知道的东西,建立时间和保持时间是芯片自己的特性.

随便约束一个路径,然后看详细的时序分析报告,一般叫uTsu/uTh

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top