换时AN时钟切D做gating，前一级DFF必须用时钟下降沿打拍，为什么啊？

时间：10-02 整理：3721RD 点击：

请教哪位知道，就是网上那个防止毛刺的时钟切换电路，对于被选中的SEL信号第一次打拍是用时钟上升沿，第2次打拍用时钟下降沿，因为后面是用AND做gating,如果用上升沿，更容易出现毛刺。如果是用XOR做gating，则第2次打拍必须用上升沿。
没想明白，为什么?谢谢指导！
以下是防止毛刺的时钟切换电路文章：
http://www.eefocus.com/wkongzhu/blog/15-01/307685_3ba87.html

上一篇：02_使用Quartus II Timequest时序分析器约束分析设计
下一篇：请教verilog二分频电路的代码问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器