关于两片FPGA级联串口通讯的问题

各位大大好，小妹初学FPGA和Verilog，设计中遇到一些困惑，没有思路，请各位大大指点。现在因为实验需要用到两块FPGA，暂叫做FPGA1和FPGA2，FPGA1用于发送数据，FPGA2用于接收FPGA1的数据并进行异或运算。
我现在的想法是，在FPGA2接收数据之前,FPGA1启动一个握手信号receive，FPGA2再开始接收数据并进行处理。
我现在想不明白的问题是：
1、FPGA2接收部分的Verilog程序要按照什么思路编写呢?我收到receive信号之后，开始接收数据，需要启动串口通讯模块吗?要用到串口通讯是不是只要接收部分的就可以了?调用之后我把数据放在哪儿呢?单独给它指定个长度的寄存器吗?（数据接收和运算都是一位一位的，不涉及多位数据）
2、我接收到的来自FPGA的数据，可能会很大，大概有几万个寄存器吧。如果很大的话，我做按位异或运算的时候要怎么做?如果只是单纯的仿真不下载到FPGA里面，是否就可以简单的写成assign A=B xor C这样的语句呢?

初次接手项目，刚接触FPGA遇到很多问题都不知道怎么解决，还望各位大大不吝赐教！感谢！

好大一个七秀

太具体了

数据放在哪儿呢?缓存FIFO可以满足；
assign A=B xor C，可以啊。