微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请各位帮忙看看这道时序分析题

请各位帮忙看看这道时序分析题

时间:10-02 整理:3721RD 点击:



我尤其不明白parametersgiven ocv +/-5% for clock是什么意思,是launch或者capture clock path加减5%吗

希望能给出详细解答

题目是哪里的?



   一道笔试题,这个无可厚非吧,还请帮忙解答

同求大神看看

看着像时钟抖动

计算setup时,clock delay * 0.95, data delay *1;计算hold时,clock delay * 1.05,data delay * 0.9。后端板块有详细解答



   嗯 经过反复思考觉得也是这样,只是第一次见到这样的表述,但是要不要考虑cppr呢



    我不觉得是,如果是抖动的话干嘛还要独立设置uncertainty,uncertainty不是包含抖动吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top