微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数字后仿的意义

数字后仿的意义

时间:10-02 整理:3721RD 点击:
请问各位大侠,既然前仿保证了逻辑功能,STA 保证了时序,那么作为数字IC设计流程的最后一环后仿真的意义是什么呢?

双保险吧

直观上的确认约束和最终结果的正确性。
另外也是确认下异步等STA原理上不支持的电路结构是否正常。
再另外也是确认下是不是有根本就没考虑到的点,如果后仿暴露出来也算是捡到了。

3楼正解

后端设计完成后,加入starRC提取的参数再仿一下吧

我只问你一句,如果STA关于multi-cycle的约束写错了,你怎么查出来? 本来应该两cycle出的结果,你把multi-cycle 设成了3cycles. 后仿可以发现时序约束的错误。
另外带布局布线信息的后仿能验证布局布线后能否满足时序。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top