使用ncsim仿systemverilog assertion问题

请教论坛里的各位朋友。我写了一个sva的module，与待测模块bind在一起，然后用ncsim仿真。应该有会产生一个report指明各个assertion都成功或失败了多少次。但是没有产生这个我想要的report。在脚本里已经加了assertion -summary -final 的选项。仿真结束后，提示no assertions found。
请教哪位朋友能指点迷津，应该如何才能产生这个我想要的report。

how to remove warning message

我也遇到这个问题，小编可否提点一下

有大神吗?