一道时序分析的笔试题，求GGJJ们指点下，谢谢

求帮帮忙看下，谢谢

求帮帮忙看下，谢谢

1. 100Mhz SYS clock.
2.  不存在，Tco+路径延时只有0.32， Setup只有0.29，小于10ns.
3. 最高跑 1000/(0.32+0.29）M
HZ

1, T = 200ns, f = 5Mhz
2, 没有
3，T - tsetup > tdelay， T-0.29 > 0.32 , T > 0.61，f < 1.639 GHz
仅供理论分析，实际电路比这个肯定复杂，还要考虑hold，还有时钟树延时等。

你看看哦，第一问我是这样算的 （Tcycle+Tclk2-Tsu）-（Tclk1+Tco+Tdata）=199.39ns  故，（Tcycle+0-（-0.29））-（0+0.32+0）=199.39ns得到Tcycle=199.42ns，所以f=(10^9)/199.42>5MHz

   第一问题，问的是该路径是用多快的时钟约束和时序分析的，直接看报告里的capture时钟周期就得到了，不用计算。

小编  看的什么书，能否推荐一下

1.sys_clk在这条path没什么用，这条是scan path，所以是5M
2.第二直接看slack不小于0即可，所以没有violation
3.第3题目前还有199+的slack，所以肯定可以跑更高，理论上的数值就是1000/(0.32+0.29) MHz

   仔细思考你们所做的分析，但有一事不明，我们看到时序报告中有200的network线延时，时序分析所报路径的时序slack是否为虚假时序?像这种线延时问题我们应该作何考虑?望解答！谢谢！

我明白了，我开始算的，可能是理解错了题目意思，他表达的是建立时间门限值Tsu是0.29ns，而我却把它当成-0.29ns用来计算，谢谢大神指点！

亲，看的是别人推荐的这本，我感觉还不错！Static Timing Analysis For Nanometer Designs

那个200ns是capture时钟周期，不是线延时。分析setup时，launch path起点是某个时钟沿，本例中定为0，capture path的起点为下一个时钟沿，所以为200ns。假如本路径是上升沿拍出的数据被下降沿抓，capture path的起点则为半个周期。

   谢谢讲解，一开始没有仔细看，现在认真看看，才明白他给出的时序报告是综合后的报告，而非ＰＴ时序分析报告，这样就都清晰了，谢过！