急求，关于PLL的配置

急，求助，配置NIOS II 的PLL时，一直有这个错误Error: pll_0: 100.0 MHz is illegal reference clock frequency。

请问这个这么解决，并且需要倍频，需要怎么设置多个时钟，谢谢！

输入频率不对啊，不是写得很清楚了吗，应该是你的这个频率不在器件规定的范围之内。
查一下你FPGA的datasheet。