关于opencore上的oc8051IP核在FPGA上实现的疑问

我自己顶一个

估计是你的8051核的引脚上没有一个buffer，而wishbone没有跟上8051核的速度

小编我也遇到同样的问题，RTL级仿真没有问题，但是就是下载实现不了，我用的也是altera cycloneII ，DE2，现在有解决方法吗?

好好看吧，肯定可以，我已验证

   可以给大家讲讲你的验证中，ROM这一块是怎么做的么?我是真的没太多思路了~谢谢！

直接用altera内部的ip rom弄。

好东西，叮叮叮

signaltap 抓信号看一下。
其实大部分问题是可以验证出来的。
ps：仔细检查一下仿真、综合、布线过程的warning信息

ROM是并行读取32bit，因为8051指令的长度不一，故而地址不是4个字节对齐的
只要ROM的地址寻址，解决这个问题就OK，我是用多块RAM地址交叉解决的

话说我用dw8051下到de2的板子上也有问题，用quartus自带的ip ram，时序有问题。在进栈出栈的时候，ip ram速度居然慢了，导致读出来的数错了。

DW8051读写RAM应该是比较简单的，因为他最少有4个CLK完成一条指令
在安排RAM的读和写，fetch程序，都很容易安排好，流水线比较简洁，商业IP的稳定性也很好
我正在给OC8051加调试模块，可以和Keil uVision联合调试
oc8051是1T的8051，多数指令的执行只需1个CLK，pipeline也复杂些
IP已经跑起来了，细节还在研读，然后就是加调试模块了
http://bbs.eetop.cn/thread-390441-1-1.html

   可以把设计资料给我发一份吗，我现在正在做51IP核的开发，谢谢，我的邮箱guoxixun4213@126.com,谢谢。

可以参考http://wenku.baidu.com/view/8df1381b6c175f0e7cd13783.html
http://wenku.baidu.com/view/a9c444f3aef8941ea76e05c9.html
http://download.csdn.net/detail/leishangwen/5173363

我也在学啊

您好，我最近也在学习oc8051，是按照《DE2上使用OC8051运行点灯程序》先来实践一下，其中（一）可以实现，但是（二）不能实现，下到板子上后led灯全亮，通过rtl仿真，看到p1口的输出，先是复位，然后0x01，然后变成0x00，之后又始终为0xFF，通过（二）给的汇编程序，发现跳转指令好像不能正确执行诶，因为rtl仿真时看到r2等寄存器好像不是按照程序变化的。我也通过网上查找一些资料，好像是说oc上下的8051存在一些bug，导致某些指令不能正常执行。请问您当时做的时候有没有遇到一些bug呢?期待您的回复，谢谢。
（一）http://wenku.baidu.com/view/8df1381b6c175f0e7cd13783.html
（二）http://wenku.baidu.com/view/a9c444f3aef8941ea76e05c9.html

   小编您好，我最近也在学习oc8051，参考的《DE2上使用OC8051运行点灯程序》应该是您提供的吧，非常感谢给我们提供一份宝贵的资料。想请教您个问题，就是（二）中结果我未能实现，p1口输出不对，复位后先是01，再00，后始终为FF。网上说oc上下的8051可能有一些bug，不知道您是否是修改后才做出的（一）（二）呢，我的代码是oc上直接下下来的。期待您的回复，谢谢！

关于opencore上的oc8051IP核在FPGA上实现的疑问