Xilinx ise软件 verilog编程时钟IP核

时间：10-02 整理：3721RD 点击：

外部晶振的60MHz的，想用IP核得到10.23M的主时钟，clk uclk(.CLK_IN1(sysclk),
                                                                                 .CLK_OUT1(clk),
                                                                                 .RESET(~rst),
                                                                              .LOCKED(locked));
sysclk是60M，得到的clk的10.23M，我在后面把clk这个信号直接作为时钟信号使用可以吗?下面是部分代码，为什么在仿真的时候clkena没有输出（一条红线，值是X）
clk uclk(.CLK_IN1(sysclk),
      .CLK_OUT1(clk),
      .RESET(~rst),
      .LOCKED(locked));
Sim_CodeNCO unco(.clk10dot23(clk),
                           .rst(rst),
      .iniena(iniena),
      .modifyfreq(modifyfreq),
      .clk1dot023(clkena)); /*由10.23M的到一个1.023M的输出。

两次变频，好像有的芯片不支持pll级联

PLL级联是指什么意思? 我刚开始学这个不太懂

你的复位到底是高有效还是低有效?

在子模块中，低是复位，高是正常工作；时钟IP核这里，我单独拿它做仿真，是低才有输出波形

没明白我的意思?你2个模块的复位一个高有效一个低有效?永远有一个处于复位态

上一篇：fpga如何实现对数运算
下一篇：请教各位，错误在哪里？怎么改？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

Xilinx ise软件 verilog编程 时钟IP核

Xilinx ise软件 verilog编程时钟IP核