用clock gate产生时钟脉冲

时间：10-02 整理：3721RD 点击：

产生时钟脉冲，怎么理解提高性能和降低功耗?

资料的原话是This method is used to improve performance and reduce power as well.
不是很确定这里的performance是什么意思，但肯定不可能是speed。国内做后端20多年的人也不知道这玩意的speed gain源于何处。并且duty cycle的下降沿位置会明显影响综合器的行为，前提还得是用的IP里面对这个没有限制。
但power gain是有的，原因之一，取决于你用什么LIB，因为不同的lib，根据工艺，static power consumption会因为占空比不同而不同，但dynamic power是基本省不了的。当然，前提是静态、动态功耗假定为没有强耦合关系。

顶顶顶

上一篇：弱弱的问一下，主从结构的寄存器holdtime从哪一部分的门延时体现？
下一篇：设置双口RAM内核

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类