微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 弱弱的问一下,主从结构的寄存器holdtime从哪一部分的门延时体现?

弱弱的问一下,主从结构的寄存器holdtime从哪一部分的门延时体现?

时间:10-02 整理:3721RD 点击:
弱弱的问一下,主从结构的寄存器holdtime从哪一部分的门延时体现?

貌似holdtime由其从触发器部分体现,以前好像在哪看过~

但是,当从触发器工作时,主触发器如何变化都不会影响输出啊,,这样岂不是没有了holdtime要求?忘高手回答。

小编现在有答案了吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top