FPGA控制NAND FLASH的问题，求高手指点

FPGA是xilinx的V5芯片，NAND FLASH采用的是三星的K9HDGO8U1A芯片
现在的情况是：
1.硬件工作正常，R/B一直处于高电平，读命令写进去以后R/B不置低?
2. FPGA控制NAND flash的读ID操作，仿真时序和手册上的时序一样，可就是读不出ID?

1.时钟频率是否符合要求
2.仿真是功能仿真还是时序仿真?真正到pin上的建立和保持时间是否满足flash的要求?

如果可能,請利用Logical Analyzer 查看整個flash interface
如同ishock1說的,檢查pin的連線,以及時序規範是否滿足flash規格內所定義的要求
比方...
FLASH Chip Select 是否有為low ?
寫command和address的時候,是否有滿足相關的AC Timing的規定 ?

谢谢两位的回答，读ID解决了，是由于上电后没有对NAND flash进行复位操作
请问两位大侠对nand flash的坏块管理有何高见?有没有好点的代码结构供小弟参考一下

最近在做FLASH，出现的问题和小编的类似，想问一下小编，上电后没有对NAND flash进行复位操作，是软件复位，即发送FF指令，在读ID之前吗?