DC综合时对带有PAD的设计如何处理？

时间：10-02 整理：3721RD 点击：

请教各位大神，带有PAD的设计在综合时如何处理?查了一些信息，说是PAD不参与综合，一般进行什么样的操作呢?把这部分dont_touch，还是说IO库文件只添加在Link_libray而不添加在target_library中即可?另外我见有说是需要在PAD输入输出处添加buffer，需要这么处理吗还是说只需要在时钟的输入端添加?最后，带有PAD的设计已经作为一个完整的芯片存在，综合时候的set_drive_cell和set_load如何设置啊?

上一篇：数字设计基本FLOW和所使用的工具
下一篇：正弦信号源如何调节峰峰值？（FPGA+PWM+DDS实现）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器