微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:Debussy支持systemverilog写的设计吗

求助:Debussy支持systemverilog写的设计吗

时间:10-02 整理:3721RD 点击:
在练习使用Debussy调试自己的design, 可是连load都load不进去
看到有人说 加 -sv选项 但是不明白在那里加 怎么加
恳请指教

Debussy可以支持所有仿真器附带的命令 -- 引自Debussy Reference.
命令行方式:
debussy -2001 -sv -f file.f +incdir+your_dir
其中,
-2001 表示支持Verilog 2001语法;
-sv 表示支持SystemVerilog语法;
-f file.f 指加载file.f中的内容,这个file.f可以是源代码和tb的文件列表,也可以顺带
着写入一些编译选项(比如刚才那个-2001)。
+incdir+your_dir,表示编译时包括的路径。多个路径则用多个+号链接。
你可以看看Debussy 的 reference手册,里面有详细介绍。

受教,多谢!
2# remnant

学习学习

学习了!

ding yi xia

不错,不错。

感謝分享......

學到了...

Thanks a lot

我了个去,这回答居然是我自己2年前写的。

学习一下

good

OKOKOKOKOKOKOK

试了,果然可以。谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top