微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于设计电路时噪声容限的问题

关于设计电路时噪声容限的问题

时间:10-02 整理:3721RD 点击:
本人新手,在设计SRAM单元的时候想测试噪声容限来定管子的尺寸,但是在网上只找到测试噪声容限的大概的原理,但具体怎么操作的没有介绍,求大神们指导一下,感激不尽。

我现在也在研究这个问题,不知道小编已经找到操作的具体方法了吗?

蝶形曲线测量,把hspice跑出来的单个反相器的VTC曲线,导出成txt脚本,用Perl脚本计算就行了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top