DC中max_fanout怎么约束？

时间：10-02 整理：3721RD 点击：

RT，DC综合时底层模块约束max_fanout为10，综合上层时set_dont_touch，这时候max_fanout会出现违反，因为dont_touch使得底层模块中的wire接到上层就会出现fanout违反，请问一下这种情况怎么约束?可不可以将底层约束为10或者更小然后上层逐渐增加呢?有没有人知道啊?

有没有人知道这个，望解答

max_fanout和库有关系

上一篇：tt ff ss snfp和fnsp各代表什么工艺模型
下一篇：之用户自定义IP核的封装

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器