微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > I2C插入等待状态求助

I2C插入等待状态求助

时间:10-02 整理:3721RD 点击:
今天看了一个I2C的资料,有个地方不是很清楚,上面说: 如果被控器需要延迟下一个数据字节开始传送的时间,则可以通过把时钟线SCL电平拉低并且保持,使主控器进入等待状态。”但是SCL不是应该由主控器提供吗,为什么被控器可以把SCL置低呢?

clock strech


能具体解释下吗,被控器应该控制不了SCL吧

肯定能控制啊,这些都是open drain的IO啊,建议你看看I2C的官方的spec



  刚看了下,SCL确实和SDA一样都是bi-directional的,因为之前用的芯片,SCL只是一个输入口,这应该和芯片类型有关系吧,如果有些芯片支持SCL作为inout类型,那就可以把SCL拉低,插入等待状态。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top