DDR2读写的问题

时间：10-02 整理：3721RD 点击：

各位GGJJ 在下用Quartus 提供的DDR2 IPCORE 采用half_rate模式数据宽度local_wdata 64位，local_size默认为1，也就是一次传输要传4x16个数据也就是对4个地址进行写操作，突发长度为4，但是存储器参数设置的时候 mem_burst_length 设置的8 这2者冲突吗，顺便问问mem_burst_length 和local_wdata位宽的关系，希望GGJJ不吝赐教

我都忘记了。

在控制器的设置中 LOCAL_SIZE 和LOCAL_WDATA是指对用户侧的接口定义，与Memory setting设置中关于存储器的接口定义不同，half_rate数据率下的将存储器的BURST_LENGTH设置为8是指将储存器中每次可以连续读写的寻址长度为8，在half_rate速率模式下的本地的时钟频率为DDR2侧时钟的1/2，则DDR2的数据量 8*16bit等于用户侧控制器侧的数据量 2*64bit 则不会出现冲突

GGJJ你好，我现在在半速模式下设置memory_burst_length=8,也就是我一次传输8个地址，半速模式下phhy_clk频率为mem_clk的一半，也就是我一个phy_clk时钟内可以传输的数据为2*2*16bits(16bits为ddr2器件位宽)，所以我local_data位宽为ddr2位宽的4倍，如果突发长度长度设置为4也就是我需要传输64bits也就是我的local_size为1对么（local_data为64位），如果我把突发长度设置成8,我，那我就要传2个local_data，也就是我的local_size=2这样理解对么

上一篇：Xilinx FPGA 一般是如何用RTL设计访问flash的
下一篇：基于ZedBoard Linux应用设计

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类