微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartusquartus逻辑锁定出现BUG,必须多设置一个LAB才通过?

quartusquartus逻辑锁定出现BUG,必须多设置一个LAB才通过?

时间:10-02 整理:3721RD 点击:



如图,这是设置宽和高为1X8时出现的error,实际上,我只需要8个LAB就够了,

后来我又设置成1X9,map通过,但是实际在chipplanner中可以看到一个LAB完全没有用到。



这种问题有没有前辈们遇到过?

最近论坛好像没以前人气高了吗?感觉回答问题的不多了。大神们都去哪里了?



   设置成2x4的够不够用呢?有没有可能是布线资源不够用?或者达不到你的的约束条件,所以需要更多的lab来布线?综合出来的资源如果刚好是8个lab,那么做region的时候可能就需要更多。


感谢回复,其实是用来做进位链的,所以不能2X4,不过我试了一下,2X4还是会报error。目前还没找到具体原因。



   @coyoo 王老师求解决啊~

[attach]659405[/attach][attach]659404[/attach]回复 5# xylion
如上面两幅图,很奇怪的是,设计成1X8时多了一个组合逻辑,所以需要129个LE,但是我把logiclock设计成AUTO模式时,它资源报告还是128个LE,只是AUTO下变成了2X8?

这究竟是什么原因?






两幅图。

学习下   .

最新问题描述:在顶层调用这个模块时,也是必须多设置一个LAB才可以,但是我在设置logiclock为“AUTO”时,它可以很完美地综合成我想要的1X8。

:):)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top