微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado综合和布局布线问题

vivado综合和布局布线问题

时间:10-02 整理:3721RD 点击:
综合后遇到【shape builder 18-138】 cannot obey LUTNM/HLUTNM constrain for instances rx_agc_din[5]_i_29 and rx_agc_din[5]_i_34. Reason: for bel A5LUT Element SLICE_X2Y0. A6LUT is not routable as there as 6 input pins and A6 cannot be used of A5LUT usage..这个critical warning,但在布局布线的时候会报错,请问这是怎么回事?谢谢

有可能你综合后管脚分配出现了问题,你打开综合后的网表检查一下,IO的管脚分配是否正确。

synthesis settings 的-flatten-hierarchy选项选择rebuild有时可以过有是过不了,但要是选择none就一直过不了。感谢你的回复。

还有就是rx_agc_din是内部信号。



   synthesis settings 的-flatten-hierarchy选项选择rebuild有时可以过有是过不了,但要是选择none就一直过不了。感谢你的回复

谢谢小编

请问小编,你的这个问题解决了吗?我现在也遇到了同样的问题,要如何解决?谢谢!

把相对应的约束找出来删掉~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top