微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 检测从pad进来 的 信号 的下降沿,一般打几拍?

检测从pad进来 的 信号 的下降沿,一般打几拍?

时间:10-02 整理:3721RD 点击:
reg pad_d;
always @(posedge CLK or negedge RSTn)
begin
  if(RSTn==1'b0)
    pad_d <= 1'b0;
  else if(div_clk_pos)   //div_clk_pos是内部分频时钟的上升沿脉冲
    pad_d <= PAD;
end
assign pad_neg =(pad_d) & (!PAD);
这样可以吗?

检测下降沿如果已经有硬件去抖动,只需要两拍

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top