怎样利用窄脉宽信号得到宽脉宽信号

你是用模拟电路实现 还是数字电路实现?   如果是数字电路 那么用采样率高于1000/25=40M的时钟  去采脉冲  然后启动计数器产生1000ns的脉冲

数字电路，刚才有些没说清楚，你说的这个我知道，但是受限于条件和项目，只能是用200KHZ做时钟，然后实现需要的信号，领导说了一个思路，说是利用同一个上升沿两次触发触发器，第一次的时候对触发器置1，该上升沿延时一段时间后，在同一个上升沿对触发器清零，不知道是不是可行?

    你也说了一段时间，这一段时间谁给?纯数字的话，是不会出现这个“一段时间”的

数字电路基本规则之一 ：时序逻辑能够得到的最窄有效信号，就是一个clock cycle的信号。所有低于一个周期宽度的信号，相对此时钟而言，那叫毛刺！
当然，你可以把某个信号经过delay cell，再与原信号做组合逻辑来得到窄脉冲，但这个delay延时，是无法控制的，即使同一个cell在同一个工艺下，每颗IC得到的延时也是不一样的。

我理解的和你的环境不知道对不对，首先先采到25ns脉冲  然后在驱动去产生1000ns脉冲1.采脉冲   如果25ns脉冲和 你的时钟的相位关系是固定的  那么可以想办法约束input_delay  使20ns脉冲可以每次都被采到，如果不是固定的  那么就要设置不同的delay  产生5000/25=200个多相时钟  然后同时去采25ns的输入脉冲   保证没有漏采
2. 按照你说的方法产生固定的脉宽
走线的延迟加到约束力 通过约束控制        这种设计我没有尝试过  理论上觉得是可行的

用这一时钟沿 触发延时延时模块  使用多个触发器搭建延时电路

   不可行。你要用200KHz做时钟，其周期时5us，这个时间已经比你要产生的大脉冲1us大了，而且还是25ns的小脉冲来产生。这些信号都没有一个可以作为reference的基本信号，是无法产生的。