parameter条件修改问题

时间：10-02 整理：3721RD 点击：

  遇到个问题，也可能是想多了，请教下大家。  我知道parameter可在顶层用 defapara 或 # 修改。
  但我想实现类似
         parameter DATA = condition ? 1 : 2;
  的功能，或者说
            if（condition） parameter  DATA = 1;
            else parameter DATA = 2;
(上面的语法多半是有问题，我只是下想表达这个意思) 这种在某种条件下修改参数值该如何实现呢?

可以试试·ifdef ·endif的语句呢，通过宏定义来指定。

我看到很多地方不提倡用define。可以试试，谢谢。

你的condition也可以是parameter，这样就没错了，你只要去传递condition就好了

上一篇：ISE PAR后Maximum frequency 的问题，求帮助
下一篇：大家都来聊聊都用过什么 fpga？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类