微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera FPGA的DDR2的写问题

altera FPGA的DDR2的写问题

时间:10-02 整理:3721RD 点击:
我使用它的DDR2的IP,然后改写了driver部分,为何写第一个始终是0,有谁遇到过这个问题吗?
我写请求、数据、地址一起有效发起写命令,4字模式的写,可总是在第一个字的位置插写进去一个0,
这是我local端哪里时序不对?

初始化问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top