请教有关debussy混合仿真的问题
时间：10-02
整理：3721RD
点击：
Verilog是激励文件，代码是vhdl的，用Verdi调试，发现Verdi中仅显示激励文件，vhdl的信号都无法显示出来，命令用vhdlcom *.vhd vericim *.v 然后用Verdi -lib work top -ssf top.fsdb
还需要做什么才能将所有文件都显示出来呢
还需要做什么才能将所有文件都显示出来呢