微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用Verilog设计一个梳状滤波器

用Verilog设计一个梳状滤波器

时间:10-02 整理:3721RD 点击:

设计一个数字梳状滤波器,根据设计指标进行Matlab仿真,确定量化位数等,然后进行Verilog代码设计。

具体设计指标要求如下:

阻带截至频率:0.3πrads

阻带最小衰减:42dB



   先用matlab设计好,matlab代码里面不要用自带的运算功能函数,达到设计指标后,就基于matlab代码写verilog。貌似现在matlab有转verilog的工具,你可以试试。但还是建议自己改写,这样调试的时候自己才清楚。


设计流程我都知道,但并不是很会设计,不是很了解梳状滤波器,求指点

有人么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top