微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Failed to access library 'work' at "work".

Failed to access library 'work' at "work".

时间:10-02 整理:3721RD 点击:
modelsim编译后,出现错误提示:Failed to access library 'work' at "work".请问我这个有什么错误啊。哪位大侠给解答下,拜谢了。

vlib work
你是不是开始没有创建work目录?

正在学习,顶一下

新建一个工程后,就没这个问题了了。可能真如二楼所说

真的吗?
我也遇到了这个问题,即使新建工程,在住址xilinxIP CORE时也不行,应该还是编译xilinx库的问题,但完全按照要求,应该编译正确了,郁闷!

是不是有如下的错误提示:
还有,以下是Transcript的出错信息:
# ** Error: (vish-19) Failed to access library 'work' at "work"
# No such file or directory. (errno = ENOENT)
这个是因为你的工作库work没映射,就是work的存放路径没指定(也叫映射),把path下的路径写上就好了


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top