altera 三速以太网

时间：10-02 整理：3721RD 点击：

最近要用A家的芯片实现千兆以太网通信，基本架构已经有了，在FPGA内部调用三速以太网(triple_speed_ethernet)的ip，外接88E1111(phy)，通过MDIO口配置PHY.本来方案已经确定，但是今天偶然看到有人说调用官方ip核只能使用一个小时，不知道哪个大侠用过三速以太网的ip核的，给个明确回复，该核是否收费?

上一篇：DC综合VHDL，使用的是自己定制的package 模型，如何编译？
下一篇：有关xilinx的SDK开发的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器