微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于使用寄存器解决亚稳态的疑惑

关于使用寄存器解决亚稳态的疑惑

时间:10-02 整理:3721RD 点击:

感觉用两个寄存器在一个clock里还是会有错误信号,只是在下一个clock被消除

是的,亚稳态只能阻止其传播,避免更大的错误,但不能消除。



   这种错误不可避免,但我们要避免的是亚稳态导致整个电路瘫痪!

谢谢大家

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top