Xilinx GTP 设计

时间：10-02 整理：3721RD 点击：

使用Xilinx Vivado 15.4生成的Artex 7 下的GTP IP 核，在生成的源码文件夹下有example文件夹，但是没有simulation文件夹。然后自己根据datasheet上的说明，把端口配置了一下，复位也按照时序要求进行了复位，但是仿真不成功。
请问谁有相关的仿真文件没有，不知道为什么没有simulation文件夹，文档上说有仿真文件的。

ISE仿真需要先编译相关的库文件

上一篇：工作方向请教：FPGA原型验证
下一篇：FPGA刚刚入门，以后如何提高

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器