微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > NCverilog 综合后防问题

NCverilog 综合后防问题

时间:10-02 整理:3721RD 点击:
大侠们,小弟在用DC综合后生成的网表用ncverilog来仿真,将testbench和网表文件都导入gui中编译,但是到了elaborate这一步的时候报错了,出现如下的信息:
ncelab: *E,CUVMUR (./pipe_led_g.v,7|20): instance 'test_led.DUT.\dout_reg[7] ' of design unit 'DFFXL' is unresolved in 'worklib.pipe_led:module'。
类似的错误出现了四条。
综合后防是否还需要其他文件或者库?
ps:我在testbench调用系统函数$sdf_annotate来反标sdf文件,sdf在当前工作目录下。应该不是sdf的问题,因为我把反标语句去掉还是会出现这些错误。
知道的麻烦告诉一下,谢谢了!

没加工艺库的仿真模型吧



    同意二楼的说法



    非常感谢,我也觉得是。可是这个库要怎么加呢,综合用的DC的工艺库,db格式的,貌似NC需要lib格式的库。有没有相关教程呢?谢谢!

找找看,库目录里应该有verilog描述的仿真模型的。
后缀一般是.v,也可能是.vh,.src等等,这个不一定。
或者grep一下endmodule关键字,看看哪个文件里包含,应该就是了。



    是在DC的目录里面找吗?是找工艺库呢,还是符号库,还是仿真模型库呢?找到后是不是把路径填写到cds.lib里面就行了?谢谢。

应该是仿真模型库吧。

需要加库文件



   您好,我也碰到这个问题了,请问怎么加工艺库的模型?



   已经解决了,把.v的verilog文件一起编译,然后就可以仿真了

没加仿真库模型。另外,DC后的netlist仿真其实没啥意义,没有时钟树,甚至hold可能还有viloation,功能仿真未必能通过。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top