微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有关Quartus与Modelsim使用的方法

有关Quartus与Modelsim使用的方法

时间:10-02 整理:3721RD 点击:
最近在学FPGA,看的夏宇闻老师的Verilog数字系统设计,经常看到这样的代码,比如下面的代码,请问一下显示的内容在哪里看,是不是用Modelsim?这种代码是不是直接用Modelsim的Start Simulation还是先编写Testbench?

  1. module display_cmds;
  2.     reg a;
  3.     initial $monitor("\$monitor: a = %b", a);
  4.     initial
  5.        begin
  6.        $strobe ("\$strobe : a = %b", a);
  7.        a = 0;
  8.       a <= 1;
  9.       $display ("\$display: a = %b", a);
  10.       #1 $finish;
  11.        end
  12. endmodule

复制代码

肯定要先编写testbench

肯定要先编写Testbench

肯定先编写Testbench

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top