微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vcs仿真 -cm的问题请教

vcs仿真 -cm的问题请教

时间:10-02 整理:3721RD 点击:
命令行是:vcs test.src top.v -l comp.log -cm_glitch 1
结果出现以下提示,不认-cm,请各位帮忙看下是什么原因引起。simv文件能产生,也能运行,也有结果。
Warning-[VCM-INSOPTMIS] Coverage instrumentation option missing
  Design is not compiled with 'any -cm' option. No compile-time
  instrumentation is done for any metric of code coverage in the design.
  The sub-options given with 'any -cm_*' switch will not work. Either include
  the '-cm line/tgl/fsm/cond/line/path/assert' option or remove sub-options.

呼唤高手!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top