微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA的diffclkP/N接法

FPGA的diffclkP/N接法

时间:10-02 整理:3721RD 点击:
FPGA的diffclkP/N是一个差分对时钟输入管脚,那如果在P和N管脚同时接两个单端输入时钟能否可行,接了会怎么样?能确定的大神回复下,谢谢!



   no,只有P脚可以作为单端input


n脚也可以,工程验证过。不过推荐接p

学习 一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top