微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数字滤波器怎么截取高低位让误差最小。

数字滤波器怎么截取高低位让误差最小。

时间:10-02 整理:3721RD 点击:
在MATLAB里面用DSP builder搭建模型后输出位数比较高,(我现在是四阶输出了20位,目标是64阶,大概是320位的输出),数字滤波器需要有A/D.D/A模块,市面上最常用的是八位的,再高也高不到多少位。请问怎么截取高低位使误差最小?

通常用floor,ceil,精度最高round



    你的round意思就是首先看小数位,加入小数位大于0.5那么就整数位+1,(把小数位全部不要)
    然后floor(向下舍入)是否假如你输出是8位的,那么是否就要整数位的低八位,是否这样啊?
    ceil(向上舍入)不是和向下舍入矛盾了,我不是很明白你的意思啊?
    可以拿一个例子解释吗?

最近刚接触,同问

学习了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top