verilog 语法对应的综合电路

比如这个：Sig_out=(D == M)?(A<2Q)A>=2Q);其中 D、M、A、Q都是信号综合出来的电路是怎样呢?可以用基本原件，比如，几个选择器，几个移位器之类的帮我解释下嘛~
不胜感激！

语法是 Sig_out=(D == M)?(A<2Q)：（A>=2Q);
自动变成表情了。

这是几个比较器和一个多路选择器，D==M是一个比较器，比较结果为mux_sel，A>2Q是一个比较器，比较结果是一个抽头mux_in1，他取反是另一个抽头mux_in2，这个电路结果就是这几个比较器和选择器的输出。
注：这里2Q是啥?2*Q吗?

你直接用ise或者vivado综合一下看sch不就完了，更加直观。