微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 某位周期的设计配置问题

某位周期的设计配置问题

时间:10-02 整理:3721RD 点击:
已知某信号A的位周期的范围为0.592us~10us(典型范围1us~5us),其占空比范围为20%~30%(典型占空比为25%),该系统时钟周期为74ns。请问该如何设计实现,以便尽量覆盖各种组合情况?多谢大牛指点!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top