微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera的ddr ip的local_init_done在测试时可以 ,工程中却有问题

altera的ddr ip的local_init_done在测试时可以 ,工程中却有问题

时间:10-02 整理:3721RD 点击:
altera的ddr  ip的local_init_done在测试工程里是拉高的 ,放到完整的工程中却一直拉低,引脚是对的,测了一下 phy_clk是正常的,实在不知道是哪里出了问题,所以发出来请教一下大家,不知道 有没有碰到类似情况的。

没弄过altera的,但用个xlinx的,顶层例化的时候,有个校准速度选项,有标准,快速,无,3中可选, 、要是选那个标准,要很久才能 init done

匪夷所思啊

好像是放到整个工程中之后,ddr Ip核的时序不满足,怎么破

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top