异步FIFO读写验证数据问题
时间：10-02
整理：3721RD
点击：
诸位怎么检测异步FIFO输入和输出的数据是没有差错的啊，以自加计数器输入为例子吧
直接modelsim不就可以了么！
那还用什么ram，tb里面写个大的数组就够了
仿真啊，，，可综合的，，
你是做FPGA验证?还是仿真?
有道理，我试试写入片内RAM 中，然后在对比。谢谢
我需要利用数据比较的结果，所以不能只是管擦他们的结果。谢谢您的解答。
用调试工具直接拉出来看，比如altera使用SignalTap II
把写入的数据存到大数组里，每次读出一个就顺序比较一个，比较一段以后，不给写数据，只读，排空fifo，就完全比较了