大家讨论下做时钟复位电路需要考虑那些东西？

时钟复位电路,怎样设计更合理?大家讨论下.
比如: 1. 尽量少的使用pll;
         2. 能共用的时钟尽量共用;
         3. 将高速时钟要求的ip,和低速时钟要求的ip的时钟用一个pll产生;
         4. 有一定的clcok gating的状态机控制机制;
         还有那些?

请问什么是“时钟复位”电路?

这个...就是负责产生时钟和复位时序的控制电路

复位信号多几个时钟有效

多几个时钟信号是什么意思呢?

    我的意思是复位时间最好不要是一个时钟周期，我正常都是连续32个时钟周期复位有效

建议时钟复位不要混谈；再说，尽量不要内生时钟和复位信号。