关于Xilinx的时钟buffer

时间：10-02 整理：3721RD 点击：

dqs信号该用什么buffer呢?每个byte有一个，总共有8个dqs信号。每个bank上有4个byte，也就是有4个dqs，所以不能用BUFR。
目前的做法是直接用IOBUFDS，没有用时钟BUF，但是implementation会报warning。
而且每个dqs对应8个dq，就算到达FPGA管脚时是对齐的，用dqs来采样dq，当dqs到达每个dq对应的触发器时，dqs又有了额外的延迟，时序老是不满足。不知道应该怎样处理?

上一篇：Quartus 布线时报错
下一篇：dc 中的set_related_supply_net 和 cpf 中create_power_domain 的-boundary_ports项

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器