微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus 布线时报错

Quartus 布线时报错

时间:10-02 整理:3721RD 点击:
Internal error:Sub-system:TIS,
File:/quartus/tsm/tis/tis_phisical_timing_api.cpp,Line 4193
Found Physical Timing arcs with no logical equivalent.
Need to create a drived calss to handle these arcs

File:/quartus/tsm/tis/tis_phisical_timing_api.cpp,Line 4193
去看看4193行的逻辑,
综合过了,布线不过的话,一般都是资源不够



  非常感谢你的回复,但是现在利用率只有40%左右。

坐等高手

有没有可能是时序过约束了?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top