微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于Synopsys里的power compiler一个功能求助!

关于Synopsys里的power compiler一个功能求助!

时间:10-02 整理:3721RD 点击:
在一篇paper里看到作者使用了synopsys 的power compiler 对电路中某一信号在所有input情况下为1的概率的测试.求问各位大大,这个功能是如何使用的....因为网上关于power compiler的资料实在太少
或者有其他的工具可以完成这个功能吗?
拜谢!

可能是想测试这个管脚引起的动态功耗。pt 来分析power了。



   您好,,,,能说得更详细一点吗...实在是一点头绪都没有...现在非常需要这个功能..

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top