verilog 错误

程序有问题！你可以看一下综合的结果，既然实现中出错为：The design is empty，那么综合的结果应该也为空。

display不能综合！

   应该是你综合都没pass。检查一下synthesis的log先，看place的log没啥意义。