微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序约束中 Data Required Time 公式的疑问

时序约束中 Data Required Time 公式的疑问

时间:10-02 整理:3721RD 点击:







请问大家,这个
这个Data Required Time = Latch Edge + Destination Clock Delay – μtSU中的μtSU,为什么是减去啊?

看下面这种图,会不会好理解一点?

简单点说,假定图中Tclk=Latch Edge + Destination Clock Delay(准确来说,Tclk=Latch Edge),Data Required Time指的是最右边的虚线,为了得到它的值,是不是应该用减法。

setup slack ,Tsu是寄存器保存前摇时间, 计算Data Required Time 时减去。
hold slack 时,计算Data Required Time时 会加上后摇时间Th.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top