数字前段设计需要学脚本语言吗？

本人刚工作 不久 ，现在主要写代码，其他啥也不会，空余时间想学些东西充实一下，需要学脚本语言吗，还有模块级的验证也要用systemverilog吗?一般的前段设计工程师都需要掌握哪些基本的技能?

    顶你一个，很想知道类似问题的答案是什么

Makefile, Perl, TCL, shell

顶一个，我快毕业了，希望大侠指点

It will be very helpful to your work！

Sometimes we use TCL to control the Verilog simulation.

脚本语言?

Perl吧 起码我正在学

脚本必须要学，呵呵！

最好 学会 TCL ,能力强一些的 能学会 Perl 最好了。 还有个最重要的C语言。
这些将会为未来的工作带来 轻松和愉快。 现在不晓得不要紧，慢慢就会体会到。实践获得经验。

努力。C语言吧。最好从汇编开始。

学学perl、tcl，对设计效率有帮助！

同求啊

Tcl, Perl, Shell scripting in no particular order. Constant touch with language thru hands-on.

需要学，懂了加速你的设计

t挺有用的啊，基本上一个DC流程都是通过脚本语言进行的

Perl, TCL,数字电子，，C语言

perl、Cshell、Makefile吧，起码我们公司会用到，不过我还是小菜鸟，目前一个都不会……

我觉得学的越多越好吧

想问小编现在知道该学些什么了吗

做IC验证肯定需要的！

看来需要学习一下shell跟tcl