dc 综合是clock gate 的问题
时间：10-02
整理：3721RD
点击：
Warning: Gated clock latch is not created for cell 'U10136'on pin 'B1' in design 'dcore'. (TIM-141)
Warning: No controlling value could be found for the clock gating cell 'U10413' for the clock pin 'B1'. (TIM-128)
Warning: No controlling value could be found for the clock gating cell 'U10413' for the clock pin 'C1'. (TIM-128)
.....
我设了 set_clock_gating_check -setup 0.100
set_clock_gating_check -hold 0.100
就会出现上面的warning
不知道为什么会出现这种warning，这种warning能ignore吗?哪位前辈能指点一下
Warning: No controlling value could be found for the clock gating cell 'U10413' for the clock pin 'B1'. (TIM-128)
Warning: No controlling value could be found for the clock gating cell 'U10413' for the clock pin 'C1'. (TIM-128)
.....
我设了 set_clock_gating_check -setup 0.100
set_clock_gating_check -hold 0.100
就会出现上面的warning
不知道为什么会出现这种warning，这种warning能ignore吗?哪位前辈能指点一下
你用的是ICG吗?如果是ICG 的话，不须要设置setup/hold的值。neglist里control pin真的是floating吗?报一下到control pin的timing 看一下。
我查了一下，报warning的地方，是一个复杂的组合逻辑想AOI和OAI，它们中的两个pin 一个接的是clk，
一个pin接的是一个dff 输出端通过一段组合逻辑连接的，dc 就认为这个nand4 是一个gating。design里
竟然有很多这样的path，warning也很多。