微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog hdl向量问题

verilog hdl向量问题

时间:10-02 整理:3721RD 点击:
刚开始学verilog,看到向量这里关于最高有效位,有些问题,在表示位宽的时候[3:0]和[0:3]是不是都正确,而在表示最低4位时,[3:0]正确而[0:3]为非法?书中说[0:3]表示4个最高位,方括号内的数字究竟应该怎么书写,遵循什么规则,书上关于这一块都讲的比较模糊,希望大家能帮我解答一下,谢谢~

只是顺序问题。喜欢大端还是小端问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top