求助大神FPGA分区设计问题

时间：10-02 整理：3721RD 点击：

各位大神您们好：我设计一个稳定的接口，想应用于另一个工程，但要把这个接口的所有文件拷贝到那个文件夹下，最近听说可以把我设计的接口生成一个类似于一个网表（我不知道是不是网表哈）文件导入到另一个工程，这样就不用拷贝那么多文件，类似于一个公司几个人合伙做一个项目，我在fpga上分了一个区，不想让其他人考到我的源代码，就只想把这个设计的接口给他们用，这该怎么实现，跪拜大神降临，谢谢

xilinx可以生成ngc文件，altela好像可以生成qvm文件，最简单的就是用synplify综合一下，把综合后的文件给你们小组

上一篇：求助，xilinx的ISE。布线不过。
下一篇：verilog hdl向量问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类